このブロック図は、G43-AFibre-400G®プラットフォーム向けに設計されたMAX10 FPGAベースのボード管理コントローラを示しています。ホストとは独立して動作するこのBMCは、ボードの起動、電源シーケンス制御、セキュアな構成、監視、およびライフサイクル管理の中央制御機関として機能します。

BMC からのシステム接続インターフェイスは次のとおりです。

• • BMCはテレメトリ監視用のSMBus接続を提供します。このI2Cインターフェースは、すべての温度および電圧センサーの測定値を報告する役割を担います。
  • NIOS2ソフトプロセッサは、Avalonメモリマップドバスを介してすべてのペリフェラルにアクセスし、主要な内部制御ファブリックを形成します。ファームウェア認証、ホスト通信、セキュアアップデートを担います。
  • CSR ブロック (制御およびステータス レジスタ) は、電源シーケンス、I2C インターフェイス構成、電圧、およびテレメトリ用のレジスタ アクセスを提供します。
  • MAX10オンチップフラッシュはデュアルブート機能をサポートしており、ユーザRTLイメージの安全なリモートシステムアップデートを可能にします。 アジレックス 7 FPGA インターフェース。1つのイメージが失敗した場合、2番目のイメージをAgilexに動的にロードできます。
  • このオンチップ フラッシュは、Agilex 7 FPGA の構成中に重大な障害が発生した場合に、ユーザー イメージの代わりに 3 番目のファクトリー イメージを使用するフォールバック メカニズムもサポートします。
  • BMC 用の外部 QSPI フラッシュ デバイスは、SmartNIC に RTL およびファームウェア イメージをロードするようにプログラムされています。
  • BMC は、JTAG コントローラを使用して完全な JTAG 管理を提供し、リモート デバッグとプログラミングを可能にします。
  • プラットフォーム管理コンポーネント相互接続（PMCI）コントローラは、BMCとSmartNIC FPGA間の主要な管理リンクを形成します。SmartNIC FPGAのレジスタレベルの制御、エラー報告、テレメトリ監視を担います。
  • BMC は、PCIe-VDM バッファ上の MCTP (管理制御トランスポート プロトコル) を通じて PCIe ベンダー定義メッセージ (VDM) をサポートします。
  • 電源シーケンサ ブロックは、電圧レールの有効化順序、障害検出および処理を制御します。

建築適応と機能

OFS PMCIサブシステムRTLはG43-AFibre-400G®プラットフォームに統合されていますが、MAX10 BMC FPGAの設計とファームウェアは独立して開発され、以下の機能を提供します。

• 監視とテレメトリ

BMC はオンボードテレメトリを継続的に収集し、分析と傾向監視のためにシステム管理ソフトウェアに公開します。

障害検出と自律回復

異常な状態を検出すると、BMC はホストから独立して自動的に修正アクションを開始します。

ファームウェア管理とビットストリームの更新

FPGAベースのSmartNICの信頼性を確保するには、安全なファームウェア処理が不可欠です。BMCは、ホストOSやドライバから分離された、制御されたアップデートメカニズムを提供し、最悪の障害発生時でも復旧性を保証します。

これらの画像は、CLIコマンドを使用してiWave SmartNICのファームウェアをアップグレードするプロセスを示しています。