AI/ML、分散ストレージ、HPC、クラウドネイティブワークロードをサポートする最新のデータセンターでは、極めて高いスループット、超低遅延、予測可能なパフォーマンスが求められますが、イーサネットが400Gや800Gに拡張されるにつれて、従来のホスト中心のネットワークでは、プロトコル処理、キュー管理、完了処理によるCPUオーバーヘッドのために、テール遅延やリソース競合が増加し、対応が困難になっています。RDMAは、ゼロコピー、カーネルバイパスのデータ転送を可能にすることで、クリティカルなデータパスからCPUを排除しつつ、アプリケーションレベルの作業要求を維持することで、この問題を解決します。iWave Fibre SmartNICは、RDMAとストレージのデータパスを完全にハードウェアにオフロードすることで、このアプローチを拡張し、決定論的な遅延と最小限のCPU関与で、自律的なワイヤースピード動作を実現します。
データセンターの状況を理解する
イーサネット速度が 400G や 800G に拡張されるにつれて、ソフトウェアベースのネットワーク スタックの非効率性を無視できなくなります。
- カーネルとユーザー空間にわたる複数のメモリコピー
- 割り込み駆動型パケット処理
- アプリケーションワークロードとI/O処理間のCPU競合
- 負荷時の予測不可能なテールレイテンシ
RDMA はサーバー間のデータ移動を根本的に変えますが、インフラストラクチャ内でプロトコル処理とストレージ変換がソフトウェア主導のままであれば、エンドツーエンドのシステム パフォーマンスは依然として制限されます。
従来のNICと比較して、iWave Fibre SmartNICは、RDMAトランスポート処理、DMAオーケストレーション、およびストレージデータパスをプログラマブルハードウェアに移行することで、さらに高速化を実現し、以下のことを可能にします。
- 真のゼロコピーデータ転送
- 400Gのラインレートスループット
- ホストCPU負荷に依存しない予測可能なレイテンシ
FPGAベースのRDMAとNVMe-oFオフロードを備えた400GbEおよび800GbEスマートNIC
400GbEおよび800GbEの速度では、ネットワーク帯域幅はCPU中心のプロトコル処理の制約ではなくなりました。割り込み、ソフトウェアキュー、カーネルメディエーションにより、レイテンシ、ジッター、そして負荷時のスループット低下が発生します。
iWave Fibre SmartNICは、Agilex™ 7 FPGA内部に完全なRDMAコアとNVMe-oFホスト/ターゲットコントローラを直接実装することで、このボトルネックを解消し、完全にハードウェア管理されたCPUフリーのデータパスを実現します。
主な促進要因:
- 確定的なラインレート パケット処理を実現する強化されたイーサネット PHY および MAC ブロックを備えた F-Tile トランシーバー経由の 400GbE および 800GbE インターフェイス。
- Intel® R-Tile 経由の PCIe Gen5 x16 接続により、バックプレッシャーなしでワイヤスピードのデータ移動を維持するのに十分なホストおよびファブリック帯域幅が提供されます。
FPGA内蔵のRDMAコアは、RoCEトラフィックをハードウェアで完全に終端し、接続コンテキスト管理、信頼性の高い配信、輻輳処理、キューペア（QP）ステートマシン、DMAスケジューリング、作業完了生成といったトランスポートレベルの機能を、ホストCPUやカーネルの介入なしに実装します。メモリ登録、ドアベル処理、データ配置はFPGAによって直接実行されるため、真のカーネルバイパスとラインレートでのゼロコピー転送が可能になります。
図1 ：CPUを介したメモリコピーを伴う従来のNICデータパス。
図1は、従来のNICを使用したデータ転送を示しています。アプリケーションメモリ空間（ホストDDR）で生成されたデータは、まずCPUによってホストメモリ内のネットワークバッファにコピーされ、その後NICにコピーされて送信されます。受信側のクライアントでは、このプロセスが逆になります。NICがデータをCPU管理のネットワークバッファに転送した後、CPUがそれをアプリケーションメモリ空間にコピーします。この多段階のデータ転送により、メモリコピーが増加し、CPUの関与が増大し、エンドツーエンドのレイテンシが高くなります。
図2 ：アプリケーションメモリへの直接アクセスを伴うRDMA NICデータパス。
図2は、iWaveのRDMA対応NICを使用したデータ転送を示しています。このNICでは、初期化時にホストDDRの領域を登録することで、アプリケーションメモリに直接アクセスします。これにより、アプリケーションメモリとNIC間の直接データ転送が可能になり、CPUを介したメモリコピーが不要になります。受信側クライアントでは、RDMA対応NICがCPUの介入なしに受信データをアプリケーションメモリ空間に直接書き込みます。このアーキテクチャにより、CPUオーバーヘッド、メモリ帯域幅の消費、および全体的なレイテンシが大幅に削減されます。
RDMAペイロードは、同じFPGAファブリック内にインスタンス化されたハードウェアNVMe-oFホスト/ターゲットコントローラに内部的に渡されます。このコントローラは、NVMeコマンドのデコード、キューの送信と完了の管理、名前空間のマッピング、そしてNVMe SSDまたは下流のPCIeスイッチファブリックへのPCIeトランザクションの生成を実行します。NVMeコマンドのライフサイクル全体はハードウェアで確定的に処理され、ソフトウェアキュー、割り込み、ポーリングループを排除します。
SmartNICは、FPGA内でRDMAコアとNVMe-oFコントローラを密接に連携させることで、イーサネットからNVMeへの単一の連続したデータパスを実現します。ネットワークパケットは、ホストメモリでの中間バッファリングやホストOS、組み込みCPUへの依存なしに、直接NVMe処理に変換されます。このハードウェアのみのパイプラインにより、OSのジッター、CPUスケジューリングの影響、テールレイテンシーの急増が解消され、400GbEおよび800GbEにおいて予測可能なレイテンシーと持続的なスループットを実現します。
CPUフリーのJBoF
RDMAはワイヤ上の伝送効率の問題を解決する一方で、ストレージ筐体自体のアーキテクチャが依然としてボトルネックとなっている。従来のJust-a-Bunch-of-Flash（JBoF）システムは高密度ストレージシェルフとして機能するが、重大な設計上の欠陥を抱えている。それは、データフローの管理を組み込みのx86 CPUに依存している点である。
iWaveはAlteraと共同で、このパラダイムを根本的に変えるCPUフリーのJBoFアーキテクチャを発表しました。このアーキテクチャは、ストレージシェルフから汎用プロセッサを取り除くことで、すべての制御およびデータプレーンロジックをSmartNICに移行し、よりスリムで高速かつ安全なシステムを実現します。
標準的な JBoF 実装では、データ パスはソフトウェアによって中断されます。
- CPU税: JBoF内部では、NICが組み込みCPUにリクエストを転送し、CPUは NVMeoF ターゲット処理、ネットワーク パケットの PCIe コマンドへの変換、SSD ルーティングの管理を行います。
- レイテンシーペナルティ: このソフトウェア介入は、SSDの並列処理が増加するにつれて、避けられないレイテンシのボトルネックを引き起こし、リソース競合ポイントを生み出します。また、完全なOSスタックが必要となるため、継続的なパッチ適用、ドライバーのメンテナンス、冷却オーバーヘッドが発生します。
iWaveアーキテクチャは、組み込みCPUを完全に排除しています。Agilex ™ 7ベースのiWave Fibre SmartNICが中央制御エンジンおよびデータムーバーとなり、PCIeスイッチやNVMeドライブに直接接続します。
- 直接データパス: SmartNICは、NVMe-oFターゲット機能とNVMe-MI（管理インターフェース）操作を完全にハードウェアで処理します。データはホストOSや外部RAMバッファを介さずに、イーサネットポートからSSDに転送されます。
- ハードウェアロジック: OFED RDMAコアと専用 NVMe-oF ホスト コントローラーSmartNIC は、NVMe コマンドのデコード、キュー管理、SSD ヘルス モニタリングを自律的に管理します。
次世代ワークロードの実現
このアーキテクチャの変更は、平均的なパフォーマンスが不十分な環境向けに特別に設計されています。
- AI/MLトレーニング: CPUボトルネックが解消されたJBoFは、トレーニングパイプラインがI/Oで完全に飽和状態を維持し、GPUのストールを防止します。ハードウェア管理キューの決定論的な性質は、大規模モデルのトレーニングにおいて非常に重要です。
- エッジデプロイメント: ホスト CPU と OS を削除することで、メンテナンスの時間が少なく、電力が貴重なリモート エッジ ノードや通信事業者の POP に最適なシステムになります。
- リアルタイム分析とストリーミング: 400G/800G のラインレート、ゼロコピーの取り込みにより、高速データ ストリームの継続的な処理が可能になり、ハードウェア管理のストレージ パスによりバースト状態時のバックプレッシャーを防止できます。
- 高頻度取引 (HFT): 決定論的で CPU に依存しないデータ パスにより、レイテンシの変動とテール イベントが最小限に抑えられ、一貫した注文実行とライン レートでの市場データ キャプチャが可能になります。
詳細については、mktg@iwave-global.comまでお問い合わせいただくか、www.iwave-global.comをご覧ください。
