プロトコル非依存パケットプロセッサ（P4）プログラミングは、ネットワークデータプレーンのプログラミングを目的とした、動的に進化する言語です。P4は、より汎用性と適応性に優れたネットワーク制御を促進することで、現代のネットワーク研究に大きく貢献してきました。デバイスベンダーが機能を決定する従来のシステムとは異なり、P4ではプログラマがパケットの処理内容を記述できます。また、P4はプロトコル非依存、ターゲットの柔軟性、フィールド再構成可能性といった利点も提供します。iW-Fibre SmartNICフレームワーク内でP4 IPを使用することで、高性能で構成可能なパイプラインの開発が可能になり、多様なネットワーク機能をラインレートでサポートできます。
SmartNICでP4を使用する主な利点
- きめ細かい制御: P4は、パケットの解析、処理、転送方法を細かく制御します。
- 動的適応性: P4でプログラミングされたネットワークは、ネットワークの状態やワークロードの変化に応じて、リアルタイムで動的に再構成できます。この柔軟性は、ソフトウェア定義環境やマルチテナントクラウドインフラストラクチャにとって非常に重要です。
- より迅速な開発: ハードウェア記述言語（HDL）を用いた従来のハードウェア開発と比較して、P4では新しいデータプレーン機能の実装を大幅に高速化できます。P4コンパイラは、低レベルの複雑な処理の多くを自動的に処理します。
- フィールドアップグレード可能性: P4ベースのSmartNIC ソフトウェア アップデートを通じて現場でアップグレードできるため、オペレータはハードウェアを交換することなく新しいプロトコルや機能を導入でき、運用コストを大幅に削減できます。
iW-Fibre SmartNICへのP4の統合
iW-Fibre SmartNICでは、P4統合により、プログラマブルパケットロジックがハードウェアアクセラレーション機能に変換されます。コンパイル済みのP4 IPはFPGAシェルに統合され、カスタマイズ可能なパイプラインと効率的なハードウェアオフロードを実現します。以下の手順は、ビルドプロセスの概要を示しています。
- P4 コード用の P4 データ プレーン IP を生成しています。
- 生成されたIPをFPGAデザインシェルに統合する
- 生成された P4 IP のコントロール プレーン ソフトウェアをコンパイルします。
P4アーキテクチャ
P4 アーキテクチャは、次の 3 つのモジュールに分けられます。
- パーサー： このモジュールは、定義済みのヘッダー構造に基づいて、受信パケットからパケットヘッダーを抽出します。解析された ヘッダーの その後、マッチアクションエンジンに送られ、パケットは ペイロード ペイロード バッファ/FIFO を介してデパーサーに転送されます。
- マッチアクションエンジン: マッチアクションエンジンはP4の中核です。パーサーからパケットヘッダーを受け取り、ルックアップテーブル（LUT）のエントリに基づいて処理します。パケット処理が完了すると、デパーサーに送られます。
- デパーサー: このモジュールは、マッチアクションエンジンからの処理済みパケットヘッダーと、FIFO/ペイロードバッファからのペイロードを完全なパケットに組み合わせます。
P4 ビルドフロー
iW-Fibre SmartNIC上でP4 IPを構築するには、P4コンパイル、ハードウェア統合、およびソフトウェア設定が必要となり、その結果、ラインレートでのパケット処理が可能な、プロトコルに依存しない完全な機能を持つパイプラインが実現します。
- P4コンピレーション
P4コンパイラは、 iW-Fibreカード用のP4 IPを生成するために使用され、高レベルのP4プログラムをRTLに変換し、ハードウェアとソフトウェアの統合のための制御ファイルを生成します。必要な入力には、パケット処理とオフロードロジックを定義するP4プログラミングコードと、パイプライン構造を指定するアーキテクチャP4コードが含まれます。コンパイラは、System Verilog（.sv）RTLファイルと、LUT名、構成、パイプラインの詳細を記述する制御ファイルを出力します。これらの制御ファイルは、必要に応じてLUTエントリを追加、削除、変更するなど、ユーザー空間でLUTエントリを管理するためにも使用されます。
- FPGAシェルへのP4データプレーンIPの統合
ハードウェア統合フェーズでは、P4 IPはIDE Vivado（Xilinx）またはQuartus（Altera）を使用してFPGA設計シェルに統合されます。主要な入力には、コンパイラからのP4 RTLファイルとFPGAシェルRTLファイル（OpenNICやASAFなど）が含まれます。これらを組み合わせてFPGAシェルバイナリが生成され、iW-Fibreカードにロードされて展開されます。
- ソフトウェア構成
ホスト システムで実行されるソフトウェア構成により、ユーザーは、P4 コンパイラから生成された制御ファイルを使用して制御プレーン ソフトウェア アプリケーションをコンパイルすることにより、P4 IP 内のエントリの追加、削除、変更などの P4 LUT を管理できます。
P4 のデータプレーンとコントロールプレーンを理解する
- データプレーン:
データプレーンはインターフェース間のパケット転送を管理します。P4では、ネットワークまたはホストからのパケットはマルチプレクサによって複数のFPGAパイプラインに分散され、各パイプラインはLUTエントリとP4外部変数を用いてパケットを処理します。処理後、デマルチプレクサが結果を結合し、パケットを宛先に転送します。
- 主要コンポーネント：
- 管理IP – P4 パイプライン、LUT、および P4 外部間の相互作用を管理する役割を担います。
- P4パイプライン: これには、P4 パーサー、マッチ アクション、および P4 オフロードを実行するデパーサーが含まれています。
- P4エクスターン – P4において、externはターゲット固有のモジュールであり、チェックサム、カウンター、ハッシュといったハードウェアまたはソフトウェア関数を追加して言語を拡張します。externはP4プログラムへのインターフェースを公開しますが、実際のロジックはP4の外部で実行されます。
- ルックアップテーブル（LUT） – ルックアップテーブルには、ユーザーが更新したエントリに基づいて現在のパケットをどのように処理するかについての記述が含まれています。LUTエントリには、
- キー： ヘッダー値を含むキーを一致します。
- アクション： 現在のパケットにキー値が存在する場合に実行されるアクション。
3.制御プレーン：
コントロールプレーンは、ネットワーク内でパケットがどのように処理され、転送されるかを定義します。P4では、この処理の多くがデータプレーンにオフロードされ、コントロールプレーンはルックアップテーブル（LUT）エントリと一部のP4外部変数の更新に主に集中できるようになりました。
主要コンポーネント：
- コントロール プレーン ソフトウェア: これは、P4 ルックアップ テーブルと特定の P4 外部を更新するためのユーザー操作の処理を担当します。
- P4 API: これは、バックエンド デバイスの P4 プログラマブル コンポーネントと非 P4 プログラマブル コンポーネントの構成と管理を統一された方法で可能にする API セットです。
- 低レベルドライバー: P4 APIからのメッセージ（読み取り/書き込み）を受信し、FPGAに送信する制御ソフトウェアスタック層。また、読み取りデータ応答をP4 APIに伝達します。
結論として、iWave SmartNICは、ソフトウェアプログラマビリティの柔軟性とハードウェアアクセラレーションのスピードを融合させた、堅牢でシームレスなP4開発プラットフォームを提供します。この統合により、開発者はカスタマイズ可能で高性能かつスケーラブルなパケット処理ソリューションを構築できます。プロトコルに依存しないアーキテクチャを採用したiWave SmartNICは、ハードウェアの再設計を必要とせずに、新機能やプロトコルを迅速に展開することを可能にします。
