最新のストレージファブリックは、膨大な量の機密データを高速ネットワークや分散システムを介して転送します。このデータを保護するには、単純な暗号化以上の対策が必要です。ストレージパイプラインは、複雑なインフラストラクチャを通過する際に、暗号化されたペイロードのリプレイ、再配置、およびサイレント改ざんを防止する必要もあります。従来の暗号化方式は主に機密性に重点を置いており、完全性と真正性を保証する組み込みメカニズムが欠けている場合が少なくありません。
ストレージ帯域幅が拡大し続けるにつれ、ソフトウェア暗号化だけに頼ると、システムはCPUリソースを比例的に拡張せざるを得なくなり、インフラストラクチャのコストと運用上の複雑さが増大します。そのため、現代のストレージ環境では、スループットや決定性を損なうことなく、機密性、完全性、認証を提供する、データパス内で直接動作するセキュリティメカニズムが求められます。
現代のストレージパイプラインにおけるセキュリティ上の脅威
エッジノード、クラウド環境、データセンターにまたがる分散ストレージファブリックにおいて、暗号化メカニズムの脆弱性は、データの信頼性とシステムの信頼性に重大なリスクをもたらす可能性がある。
従来のAESモードの限界
| 評価基準 | ECB | CBC | CTR | GCM |
|---|---|---|---|---|
| 暗号化方式 | 独立したブロック | 暗号ブロック連鎖 | カウンターベースのストリーム | カウンターモード＋認証 |
| パターン保護 | 弱い | 穏健派 | 強い | 強い |
| 認証 | サポートされていません | サポートされていません | サポートされていません | 組み込み認証タグ |
| エラーの影響 | シングルブロック | 次のブロックに伝播する | シングルブロック | タグ検証により検出されました |
| 並列処理 | サポート | 逐次依存性 | 高度な並列化が可能 | 並列暗号化＋認証 |
| ハードウェアの適合性 | シンプルだが不安定 | パイプラインの効率が限られている | パイプラインに最適 | 高速ハードウェアに最適 |
| セキュリティ保証 | 機密保持のみ | 機密保持のみ | 機密保持のみ | 機密保持＋誠実性＋真正性 |
AES-ECB、AES-CBC、AES-CTRなどの従来の暗号化方式は、主に機密性を確保するが、完全性検証や認証のための組み込みメカニズムを備えていない。
ストレージパイプラインにおけるセキュリティリスク
| 脅威 | 詳細説明 | ストレージシステムへの影響 |
|---|---|---|
| リプレイ攻撃 | 以前に取得された暗号化ブロックが再導入される | 古いデータや悪意のあるデータが復元される可能性があります |
| 移住攻撃 | 有効な暗号文が誤ったストレージアドレスに書き込まれました | データは有効に見えるが、別の文脈に属するものである |
| データの改ざん | 転送中または保管中に暗号文が変更された | 改ざんされたデータは検出されずに受け入れられる可能性がある |
| 静かなる腐敗 | 不正行為の発見が遅すぎた | 破損はストレージ層全体に伝播する |
iW-Fibre SmartNICに搭載されたインラインAES-GCMエンジン
iW -Fibre SmartNICは、 FPGAファブリック内にインラインAES-GCMエンジンを統合し、データパス内で認証付き暗号化を直接実行することで、ストレージおよびネットワークペイロードの機密性と完全性の両方を保証します。
AES-GCM暗号化エンジン、iWファイバー、SmartNIC、FPGA
- AES-GCMエンジンは、平文データとタイムスタンプ、アドレス、カウンタ値、秘密鍵を入力として動作し、暗号文ブロックと認証タグを生成します。
- タイムスタンプ、アドレス、カウンターを組み合わせてカウンターブロックを形成し、各暗号化操作ごとに固有のナンスを生成します。
- 各カウンタブロックは、カウンタ（CTR）モードで動作するAESコアによって処理され、キーストリームが生成されます。このキーストリームは、対応する平文ブロックとXOR演算され、暗号文が生成されます。カウンタブロックは独立しているため、複数のAESコアが並列に動作し、FPGA内で高スループットの実行が可能になります。
- 生成された暗号文ブロックは同時にGHASHモジュールに渡され、GHASHモジュールはガロア体乗算とXOR演算を実行して認証値を計算します。
- 並行して、タイムスタンプとアドレスから導出された初期カウンタブロックをAESで暗号化することにより、タグマスクが生成されます。最終的な認証タグは、GHASHの出力とタグマスクを組み合わせることによって得られます。
次の図は、このAES-GCMエンジンがiW-Fibre SmartNICデータパスにどのように統合されているかを示しています。
iW-Fibre SmartNICにおけるインラインAES-GCM暗号化のアーキテクチャ。
iW-Fibre SmartNICのFPGAデータパス内では、ホストアプリケーションからのデータはドライバを介してPCIe DMAエンジン経由でFPGAに送信されます。暗号化キーはキー管理モジュールによってプロビジョニングされ、受信データはバッファリングされてAES-GCM処理パイプラインへの安定したデータフローが維持されます。その後、AES-GCMエンジンがインライン暗号化と認証を実行し、パケット処理エンジンがイーサネットインターフェイス経由での送信用にデータを準備します。これにより、ホストCPUの介入なしに、安全なラインレートでの配信が可能になります。
iW-Fibre SmartNICにおけるCPUベースの暗号化とFPGAインラインAES-GCMの比較
| ソフトウェアベースの暗号化 | SmartNICインラインAES-GCM |
|---|---|
| ホストCPU上で実行されました | FPGAに完全にオフロード |
| アプリケーションのワークロードと競合する | 専用ハードウェアデータパス |
| 割り込みとコンテキスト切り替えによって影響を受けるレイテンシ | 決定論的なパイプライン遅延 |
| スケーリングには追加のCPUリソースが必要です | ハードウェア並列スケーラビリティ |
| リプレイ/移転に対する限定的な保護 | ノンスに紐づいたリプレイおよび再配置保護 |
インラインAES-GCMは、クラウドストレージファブリック、エッジストレージノード、NVMe-over-Fabrics展開、AI/MLデータパイプライン、および決定論的暗号化と強力な整合性保証が不可欠なエンタープライズIP保護環境において、安全で高性能なストレージを実現します。
AES-GCMをFPGAデータパスに直接統合することで、 iW-ファイバー スマートNIC これにより、ストレージセキュリティはCPUリソースではなく帯域幅に応じて拡張されます。その結果、機密性、完全性、パフォーマンスがハードウェアレベルで直接的に確保されるストレージパイプラインが実現し、次世代データインフラストラクチャに予測可能なセキュリティを提供します。
プラットフォームの評価や詳細情報については、mktg@iwave-global.comまでお問い合わせください。
