パケットベースネットワークにおける時刻同期の概要
現代のパケットベースネットワークでは、分散システム間の確実な通信を保証するために、正確な時刻同期を実現することが不可欠です。ハードウェアによるタイムスタンプオフロードを統合し、IEEE 1588高精度時刻同期プロトコル（PTP）に準拠することで、ネットワーク機器は最小限の遅延とジッターで優れた同期精度を実現できます。
このハードウェア主導のアプローチは、ソフトウェアに起因する遅延の制約を克服し、パケット伝送、パス遅延、クロックオフセットの正確な測定を保証します。これにより、特に時間制約の厳しいアプリケーションにおいて、ネットワーク全体のパフォーマンスが向上します。
エッジコンピューティング、通信、データセンター間における時刻同期の課題
現代のデジタルインフラは、正確なタイミングと同期に大きく依存している。これは、エッジコンピューティング、通信ネットワーク、データセンターなど、多数の分散システムが最小限の遅延で連携して動作する必要がある環境において特に重要である。
しかし、これらの環境全体でマイクロ秒レベルの精度を維持することは困難です。ネットワークの変動、システム遅延、ハードウェアの制限などにより、ジッター、レイテンシ、クロックドリフトが発生し、全体的なパフォーマンスに影響を与える可能性があります。
ソフトウェア関連のタイミングに関する課題
- ソフトウェアスタックの遅延：複数のソフトウェア層が存在すると、予測不可能な遅延が発生する可能性があります。
- パケット処理のオーバーヘッド：ネットワークパケットは、オペレーティングシステムやアプリケーションでの処理により遅延が発生する場合があります。
- 仮想化：仮想環境は、システムリソースを共有するため、タイミングの精度に影響を与える可能性があります。
- スケジューリング遅延：オペレーティングシステムにおけるCPUスケジューリングは、時間制約のある処理を遅延させる可能性があります。
ハードウェアとネットワークの課題
- パケットキューイング：ネットワークスイッチやルーターはパケットをキューイングする可能性があり、タイミングジッターを引き起こす。
- クロックドリフト：ハードウェアクロックは、継続的な同期を行わないと徐々にずれていく可能性があります。
- ネットワーク経路の変動性：パケットが異なる経路を通る可能性があり、その結果、遅延が一定しない場合があります。
分散デバイス：デバイス数が多いほど同期の複雑さが増す
ハードウェアベースのPTP向けiW-Fibre SmartNICアーキテクチャ
高精度な時刻同期におけるこれらの課題を克服するために、iW-Fibre SmartNICは、 IEEE 1588高精度時刻同期プロトコル（PTP）のハードウェアアクセラレーションによる実装を活用しています。
このアプローチでは、重要なタイミング機能を専用ハードウェアにオフロードすることで、ソフトウェアベースのソリューションに伴う遅延、ジッター、および不整合を最小限に抑えます。
iW -Fibre SmartNICは、ハードウェアベースのタイミングおよびタイムスタンプ機能をネットワークインターフェースに直接統合することで、正確なパケットタイムスタンプの取得と、回線速度での効率的なPTP処理を実現します。
iW-Fiber smartNICにおけるPTPサポート
iW -Fibre SmartNICは、高精度時刻同期プロトコル（PTP）と高精度タイムスタンプをサポートする専用ハードウェアを搭載しています。10MHzクロックと1PPS信号を含む高精度な基準入力用のデュアルSMAコネクタを備えています。このカードには、PTPタイムスタンプロジックとクロックサーボアルゴリズムが実装されたプログラマブルロジックファブリックが組み込まれています。統合されたPLLとクロックネットワークにより、低ジッタのクロック配信、高速PHYドメインとSERDESインターフェースの同期が実現されます。これにより、ハードウェアタイムスタンプユニットの安定したタイミングが確保され、IEEE 1588規格に準拠した高精度な動作が可能になります。
iW-Fibre SmartNIC PTP実装の主な特長
- 外部基準クロックおよびPPS入力：SmartNICは、SMAコネクタを介して外部基準クロック（10MHz）と1PPS（パルス/秒）信号を受信します。これらの信号は、低ジッタクロックシンセサイザ（XO/OCXOソースを備えたマルチDPLL）に入力され、PHYおよびFPGAファブリックに安定したタイミング基準を提供します。
- PHY/MAC層におけるハードウェアタイムスタンプ：PTPパケット（Sync、Delay_Request、Delay_Response、Followup）は、専用ハードウェアを使用してPHY/MAC層で直接タイムスタンプされます。これにより、記録されたタイムスタンプ（t₁、t₂、t₃、t₄）がマイクロ秒以下の精度で実際のパケットの送信時刻と到着時刻を反映し、ソフトウェアによるジッターや遅延が排除されます。
- 時刻（ToD）クロックの維持：FPGA/SoCファブリック内では、時刻（ToD）レジスタセットによってローカル同期クロックが維持されます。入力されたPTPタイムスタンプはToDクロックと比較され、マスタークロックに対する位相オフセットと周波数オフセットが計算されます。
- PTPサーボループ：FPGAに統合されたPTPサーボは、従属クロックのオフセットとネットワークパス遅延を継続的に計算します。このサーボは、ローカルクロックまたはオンボードシンセサイザに対して、グランドマスターとの同期を維持するために、きめ細かな周波数調整と位相補正を適用します。
- パケットの分類と処理：専用のハードウェアロジックがデータストリーム内のPTPパケットを識別し、タイムスタンプを抽出してサーボエンジンに供給します。これにより、ホストCPUから時間制約のある計算処理をすべてオフロードし、負荷を軽減して動作の決定性を向上させます。
- ワンステップPTPとツーステップPTPのサポート：送信タイムスタンプ（t₁）が送信Syncメッセージに直接埋め込まれるワンステップPTPと、タイムスタンプがFollow_Upメッセージで別途送信されるツーステップPTPの両方をサポートします。タイムスタンプの生成、挿入、処理はすべてNIC上のハードウェアで行われるため、高精度かつ低遅延が実現します。
- ネットワークタイミングとの統合：同期されたToDクロックは、PHC（PTPハードウェアクロック）インターフェースを介してホストOSに公開され、ソフトウェアスタックがホストシステムのクロックをネットワークマスターに同期させることができます。
ソフトウェアベースのPTPとハードウェアベースのPTP
| 機能 | ソフトウェアベースのPTP | ハードウェアベースのPTP |
|---|---|---|
| 精度 | ミリ秒レベルの精度 | サブマイクロ秒レベルの精度 |
| 決定論 | 予測不可能なパフォーマンス | 非常に予測可能なパフォーマンス |
| ネットワーク遅延補償 | 最小限の | 経路の非対称性に対する完全な補償 |
| リアルタイム機能 | リアルタイムサポートは限定的です | 完全決定論的リアルタイム |
SmartNICを使用したハードウェアベースのPTPを選択する理由とは？
ネットワークが分散化し、遅延に対する感度が高まるにつれ、信頼性の高いリアルタイム運用には、正確な時刻同期が不可欠となる。
SmartNIC対応のIEEE 1588高精度時刻同期プロトコル（PTP）は、タイムスタンプ処理と同期処理をCPUからネットワークハードウェアにオフロードすることで、マイクロ秒以下の精度を実現します。このハードウェアベースのアプローチにより、遅延、ジッター、処理オーバーヘッドが大幅に削減され、ネットワーク全体で非常に効率的なタイミングが確保されます。
パフォーマンスの向上に加え、ハードウェアベースのPTP SmartNICは、さまざまな業界で幅広い実用的アプリケーションを可能にします。
- データセンターにおいては、分散システム間の連携を向上させる。
- エッジにおいては、AI推論、産業オートメーション、IoTといった時間制約の厳しいワークロードを支える。
- 5G通信ネットワークでは、緊密な同期が保証され、
- 高頻度取引などの金融プラットフォームでは、決定論的で超低遅延のタイムスタンプ機能を提供する。
SmartNICは、ネットワークインターフェースに正確なタイミングを直接組み込むことで、同期のボトルネックを解消し、次世代アプリケーション向けに予測可能で高性能なネットワークを実現します。
プラットフォームの評価や詳細情報については、mktg@iwave-global.comまでお問い合わせください。
